

Esame di Elettronica dei Sistemi Digitali

Prof. Roberto Passerone, Ing. Leonardo Gasparini

14 luglio 2014

Si svolga a scelta uno dei quesiti di carattere teorico delle Sezioni 1 e 2, e si realizzi quindi il progetto indicato nella Sezione 3.

1 Flip flop

- Si descriva il funzionamento di un flip flop di tipo Set-Reset (NOR-NOR oppure NAND-NAND), spiegando come venga mantenuto il valore in memoria e discutendo gli eventuali stati critici.
- Si mostri come realizzare un latch di tipo D, e se ne discuta brevemente il funzionamento.
- Si discuta quindi l'uso del flip flop Set-Reset o del latch di tipo D per la realizzazione di registri Master/Slave, e se ne descriva il funzionamento.
- Si discuta infine l'uso delle tabelle di eccitazione e le si derivino per i registri di tipo D (edge triggered) e JK.

2 Sintesi di macchine a stati

Si discuta il processo necessario per passare da un diagramma a stati di una macchina sincrona al circuito corrispondente (sintesi della macchina a stati). In particolare:

- Si discuta la struttura del circuito ed il ruolo dei blocchi (combinatorio, di memoria e di uscita) e dei segnali che li collegano
- Si discuta la differenza tra macchine di Mealy e macchine di Moore evidenziandone le problematiche e le caratteristiche particolari, anche facendo riferimento ai diagrammi relativi al punto precedente
- Si descriva in dettaglio il processo utilizzato per passare dal diagramma a stati alle tabelle di verità per il calcolo dello stato futuro e delle uscite
- Si scrivano in particolare le tabelle della verità relative al diagramma a stati mostrato in Figura 1, proponendo una possibile codifica degli stati (non è necessario cercare di evitare necessariamente le corse critiche). La macchina a stati dispone di un ingresso L, un'uscita OUT, e di 4 stati.




Figure 1: Esempio da sintetizzare

3 Monitoraggio di un generatore di sequenze di bit casuali

Si vuole monitorare l'indipendenza di due generatori di sequenze casuali di bit **GEN0** e **GEN1**. A tal scopo, occorre contare le volte che una certa sequenza di bit generata da una sorgente si ripeta nell'altra *ritardata di un colpo di clock*. Il conteggio di questi eventi deve essere eseguito, a richiesta, per un periodo di tempo prefissato. Terminato il conteggio, occorre fornire un segnale di attenzione (warning) sulla base di una specifica funzione dei conteggi.

Per semplificare il progetto, ci concentriamo solamente sul contare le ripetizioni delle sequenze "0-1" da **GEN0** a **GEN1** e viceversa, partendo da una condizione in cui entrambi i generatori producono uno 0. Un possibile schema di implementazione è mostrato in Figura 2 ed è composto da:

- due generatori di numeri casuali sincroni con il clock, che generano un bit random ad ogni colpo di clock;
- un contatore **CNT0**, che utilizzeremo per contare eventi del tipo "0-1" in **GEN0** → "0-1" in **GEN1** ad una distanza di un colpo di clock, dotato di reset asincrono *RST* e segnale di abilitazione *EN0*;
- un contatore **CNT1**, che utilizzeremo per contare eventi del tipo "0-1" in **GEN1** → "0-1" in **GEN0** ad una distanza di un colpo di clock, dotato di reset asincrono *RST* e segnale di abilitazione *EN0*;
- un timer **TMR** che definisce il periodo di tempo durante il quale effettuare il conteggio; il timer è implementato come contatore modulo 8 ed è dotato di reset asincrono *RST*; esso viene incrementato ad ogni colpo di clock fino al raggiungimento del suo valore limite (da 0 a 7); a questo punto si ferma ed abilita in uscita il segnale di terminal count *TC*;
- un blocco combinatorio di valutazione **PROC** che riceve in ingresso i conteggi dei contatori e fornisce in uscita un valore binario *Eval* che segnala l'imparzialità dei dati generati ('0' = dati ok; '1' = dati corrotti);
- una macchina a stati **MSF** che controlla il sistema, e segnala all'esterno la presenza di un problema abilitando l'uscita *WARNING*.

Il funzionamento è il seguente:

Il sistema attende un segnale di start proveniente dall'esterno (alto per un solo colpo di clock), e quindi osserva il flusso di bit random provenienti dal generatore casuale. La **MSF** dovrà incrementare il contatore **CNT0** rendendo attivo il segnale di abilitazione *EN0* ogni qualvolta rileva la seguente condizione:

1. al colpo di clock t entrambe le sorgenti generano uno '0';
2. al colpo di clock $t + 1$ **GEN0** genera un '1', mentre **GEN1** genera uno '0';
3. al colpo di clock $t + 2$ anche **GEN1** genera un '1' (indipendentemente dal bit generato da **GEN0**).

Analogamente, la **MSF** incrementa il contatore **CNT1** tramite il segnale *EN1* in corrispondenza della stessa condizione a generatori invertiti.

L'operazione di monitoraggio deve durare dal momento della ricezione del segnale di start, per un tempo fissato dal timer. All'inizio delle operazioni occorre quindi resettare i contatori ed il timer. Nota bene: per semplificare non è necessario verificare la condizione di fine conteggio mentre si gestisce una sequenza, ma è sufficiente farlo in condizioni di attesa.




Figure 2: Schema del circuito

Al termine del conteggio, la macchina a stati guarda il valore *EVAL*, e, se attivo, attiva a sua volta il segnale *WARNING* per un ciclo di clock. A questo punto si pone nuovamente in attesa di un segnale di start.

Si consiglia di utilizzare una macchina a stati con uscite condizionate (macchina di Mealy) al fine di limitare il numero degli stati. La macchina a stati **MSF** riceve in ingresso i segnali *START*, *DATO IN 0*, *DATO IN 1*, *TC* ed *EVAL*. In uscita, deve generare i segnali di controllo dei contatori e del timer (*EN0*, *EN1* e *RST*) ed il segnale di *WARNING*.

Si richiede di:

- Progettare la macchina a stati finiti mostrando e commentando a parole il diagramma degli stati (si supponga che all'accensione lo stato della macchina sia noto e si indichi quale).
- Completare il diagramma temporale mostrato in Figura 3.
- Si sviluppi il codice VHDL del blocco di valutazione **PROC**, supponendo che debba realizzare la seguente operazione: *EVAL* è attivo se $CNT0 < CNT1 \times 3/4$. Si supponga di non avere a disposizione blocchi moltiplicatori né divisori, ma solo di shift, somma e comparazione.

NOME e MATRICOLA: _____




Figure 3: Diagramma temporale